

ETRI



NEWS LETTER

반도체실험실

발행일 2026년 9월 30일 | 발행인 정동윤 센터장 | 발행처 특화반도체기술센터

주요소식

- 실리콘 검출기 기반 첨단 핵물리 연구
- 베타선 디텍터 기반 난수발생기
- 인증표준물질(CRM) 제품 개발
- 반도체 공정과 AI의 결합
- 3진 논리·메모리 동시 구현
- 내 칩(My Chip) 무료 제작 서비스
- 제2회 내 칩(My Chip) 경진대회

공정 지원
대표 사례

- (인하대) ETRI 제작 실리콘 검출기로 확장하는 첨단 핵물리 연구

제작된 FAZIA형
실리콘 센서

(인하대) ETRI 제작 실리콘 검출기로 확장하는 첨단 핵물리 연구

인하대학교 권민정 교수 연구팀은 중이온 충돌에서 생성되는 입자의 종류와 에너지를 정밀하게 측정하기 위한 FAZIA형 실리콘 방사선 검출기의 국내 설계·제작 기술을 개발하고 있다. 연구진은 PIN 센서를 설계하고, ETRI의 실리콘 공정 인프라를 활용해 센서를 제작하고 있다.

ETRI에서 제작된 센서는 수 nA 수준의 낮은 누설전류를 나타냈으며, 에너지 분해능(FWHM) 0.49%를 확보하였다. 권민정 교수 연구진은 이러한 성과를 바탕으로 실리콘 검출기 설계·제작 및 성능평가 연구를 국내외 논문과 학술대회를 통해 지속적으로 발표하고 있다. 이는 연구 목적에 따라 설계가 달라지는 특수 검출기를 국내 공공팹에서 제작·검증하고 후속 연구로 연계할 수 있는 연구 기반을 보여주는 사례이다.

한편 권민정 교수는 한국 ALICE 실험팀 대표로 CERN 대형강입자충돌기(LHC) 국제공동연구에 참여하며, 국내 반도체 기술을 활용한 고에너지 핵물리 검출기와 차세대 실리콘 검출기(ITS3) 개발, 데이터 분석 등에 기여해왔다. 권민정 교수가 참여한 ALICE를 비롯한 LHC 4개 실험 국제공동연구팀은 그간의 연구 성과를 인정받아 2025년 브레이크스루상(Breakthrough Prize in Fundamental Physics)을 공동 수상하였다.


이 사례는 세계적 수준의 핵물리 연구와 국내 반도체 공정 인프라가 연결된 사례로, ETRI 반도체실험실이 대학의 아이디어를 실제 연구용 반도체로 구현하고 첨단 기초과학 연구로 확장시키는 공공 연구 플랫폼으로 활용되고 있음을 보여준다.

<https://www.etnews.com/20250509000015>

(ETRI-공주대) 반도체 공정과 AI를 결합한 박막 두께 측정 기술 개발


ETRI 수도권연구본부 연구진과 국립공주대 김민기 교수 연구팀은 ETRI반도체실험실에서 제작한 SiO₂/Si 박막 시편과 인공지능(AI)을 결합해, 광학현미경 이미지로 박막 두께를 예측하는 기술을 개발하고 국제학술지 『IEEE Transactions on Instrumentation and Measurement』에 게재하였다. 현미경에서 얻은 RGB 색상과 배율·조명 등 측정조건을 신경망이 학습해, 고가의 정밀 계측장비를 보완할 수 있는 빠르고 비접촉식 박막 측정 방법을 제시하였다. 연구 시편은 ETRI 반도체실험실의 CMOS 공정 인프라를 활용해 7장의 웨이퍼에 다양한 산화막 두께를 반복 제작하였고, 측정조건을 달리해 2,520건의 학습·검증 데이터를 확보하였다. 특히 열산화 후 웨이퍼 간 두께 편차가 약 0.5% 수준으로 나타나, 반복 실험에 필요한 공정 재현성과 안정적인 연구 기반을 확인하였다.

이번 성과는 ETRI 반도체실험실이 반도체 소자 제작을 넘어 AI 기반 계측·공정 모니터링 기술을 검증하는 연구 플랫폼으로 활용될 수 있음을 보여준 사례로, 향후 지능형 반도체 제조 및 인라인 공정 모니터링 기술로의 확장이 기대된다.



<https://doi.org/10.1109/TIM.2026.3718078>

시편 제작·측정 및 데이터 구축 과정

AI 예측값과 상용
α-step 측정값 비교

- (ETRI-공주대) 반도체 공정과 AI를 결합한 박막 두께 측정 기술 개발

(ETRI) 베타선 기반 QRNG 상용화를 위한 핵심소자 기술 개발


한국전자통신연구원(ETRI)은 세계 최초로 베타선 기반의 양자난수발생기(QRNG) 기술의 상용화를 위한 연구결과를 선보였다. 기존 광잡음 기반 QRNG 칩 제품이 시장을 독점한 상황에서 자연붕괴 방사선 기반의 QRNG 기술, 그 중에서도 난수 생성 속도가 빠른 베타선을 이용하는 QRNG 기술의 상용화를 위해 핵심소자인 베타선 디텍터는 ETRI 반도체실험실을 활용하여 개발하였고 이 소자를 베타선 발생원과 난수변환 신호처리를 수행하는 CMOS 집적회로 소자와의 연동을 통해 고속 난수를 출력하는 시험에 성공하였다.

가장 바람직한 난수발생기는 다음에 나올 숫자를 전혀 예측하지 못하도록 불규칙해야 하고 과거에 어떤 숫자가 나왔는지와 무관해야 하며 수집된 숫자들은 편중되지 않아야 한다. 이를 검증하는 국제표준 중 가장 많이 사용되는 것이 NIST SP 800-90B (난수용 엔트로피 적합성 테스트)와 NIST SP 800-22 (암호화용 난수 적합성 테스트) 이며 ETRI에서는 두 테스트를 모두 통과하였다. 이는 (베타선 발생원)-(베타선 디텍터)-(CMOS 집적회로) 소자들이 완벽하게 연동하고 있다는 것을 보여주고 있음은 물론 생성된 난수가 고속임에도 순수 난수임을 증명하는 중요한 실험 결과이다.

ETRI에서는 향후 1년 내, 국내외 QRNG 칩 제품 시장에서 글로벌 최고 수준의 경쟁력을 가질 수 있는 소형/고속/저가 요구사항을 만족시키는 일명 'β-QRNG 칩'의 상용화를 목표로 연구에 매진하고 있다.

공정 지원 대표 사례

- (ETRI) 베타선 디텍터 기반 양자난수 발생기 상용화의 첫 관문 통과



Si PIN PD wafer



β-QRNG 모듈


(ETRI) 투명 시냅스 트랜지스터로 3진 논리·메모리 동시 구현

ETRI 연구진은 6인치 기반 청정공정 인프라를 활용해 3진 논리와 뉴로모픽 메모리 기능을 동시에 구현하는 투명 시냅스 트랜지스터를 제작하고, 연구 결과를 『Materials Science in Semiconductor Processing』에 게재하였다. 소자는 6인치 봉규산 유리 기판 위에 투명 다층전극, Al₂O₃/SiO_x 절연막, TiO₂ 채널을 형성하고 포토리소그래피와 건식식각 공정을 거쳐 제작되었다.

제작된 소자는 Fowler-Nordheim 터널링을 이용해 0.1~2의 안정적인 3진 논리 상태를 구현했으며, 동시에 2,048개의 전도 상태(11-bit), 선형성 0.92, 약 2.13 fJ/spike의 초저전력 시냅스 학습 특성을 확보하였다. 이번 성과는 ETRI의 증착·포토·식각 등 반도체 공정 인프라가 단순 공정 지원을 넘어 차세대 AI·인메모리 소자를 직접 구현하고 성능을 검증하는 연구 플랫폼으로 활용되고 있음을 보여준다.

[DOI: 10.1016/j.mssp.2025.110329](https://doi.org/10.1016/j.mssp.2025.110329)

- (ETRI) 투명 시냅스 트랜지스터로 3진 논리·메모리 동시 구현



투명 시냅스 트랜지스터

(김스레퍼런스) ETRI 반도체실험실 활용 인증표준물질(CRM) 제품 개발


반도체·나노기술이 고도화되면서 SEM, AFM 등 정밀 분석장비의 측정 신뢰성을 확보하기 위한 인증표준물질(CRM, Certified Reference Material)의 중요성이 커지고 있다. 나노·반도체 표준물질 전문기업 김스레퍼런스(KRC)는 ETRI 반도체실험실의 공정 인프라를 활용해 NSC-100, NSC-500, NSC-1000 등 100~1,000 nm 단차 CRM 제품을 개발하고, TPC 1 μm 등으로 제품군을 확대하고 있다. NSC-X 시리즈는 Coupon Type과 Wafer Type으로 제작되어 SEM·AFM 등 분석·계측 장비의 교정용 표준물질로 활용되고 있다.

김스레퍼런스는 최근 미국에서 열린 FCMN 2026, M&M 2026과 영국 IMC21 등에 참가해 고객 맞춤형 및 범용 CRM 제품을 선보였으며, 특히 10 nm급 초미세 패턴 고배율 교정용 CRM이 관심을 받았다. 회사측에 따르면 Intel을 비롯한 해외 기관과 ZEISS, JEOL 등 글로벌 분석장비 기업을 포함한 약 40개 그룹으로부터 기술자료 요청, 샘플 테스트 및 제품 문의가 이어지고 있다. 이번 사례는 ETRI 반도체실험실의 공정 인프라가 국내 중소기업의 기술개발에서 제품화, 나아가 글로벌 시장 진출까지 지원하는 개방형 반도체 R&D 플랫폼으로 활용되고 있음을 보여준다.

<https://www.hankyung.com/article/202604164880h>




- 인증표준물질(CRM) 제품 개발




Coupon Type NSC-X CRM 제품

내 칩(My Chip) 무료 제작 서비스

- 26-1차, 2차 MPW 칩 배포
(26-1차: 49개 팀, 학생 108명)
(26-2차: 45개 팀, 학생 111명)




26-1차 MPW 제작 웨이퍼




26-2차 MPW 제작 웨이퍼

- 26-3차 MPW 신청 마감
(68개 팀, 학생 116명)
- 26-4차 MPW 신청 접수 중
(26년 12월 7일 마감 예정)
- 오픈소스 디지털 반도체 설계 교실 (My Chip on My Desk)

실습 키트를 활용한
My Chip 테스트

내 칩(My Chip) 무료 제작 서비스... 정책·교육·산업을 잇는 반도체 인재양성

반도체 설계 인력양성을 위해 학생들이 직접 설계한 회로를 실제 반도체 칩으로 제·작제공하는 「내 칩(My Chip) 제작 서비스」가 2026년에도 활발히 운영되고 있다. 2026년 1차 및 2차 내 칩 제작 서비스를 통해 제작된 칩은 참여 학생들에게 배포가 완료되었으며, 학생들은 자신이 설계한 회로의 전기적 특성과 동작 결과를 직접 측정·검증하고 있다. 2026년 2차 내 칩 제작 서비스의 경우, 제2회 내 칩 경진대회를 위해 약 2개월 만에 제작이 완료되어 학생들에게 배포되었다. 또한 2026년 3차 내 칩 제작 서비스에는 총 68개 팀, 116명의 학생이 신청하여 10월 초 공정 투입(Fab-in) 예정이며, 2026년 4차 서비스는 12월 7일까지 신청을 접수하고 있다.



오는 11월 27일 대한전자공학회 추계학술대회와 연계하여 「2026년도 제2회 내 칩(My Chip) 경진대회」가 개최될 예정이다. 경진대회는 학생들이 내 칩 제작 서비스를 통해 직접 설계·제작한 반도체 칩의 아이디어와 측정·검증 결과를 발표하고 공유하는 자리로 마련된다. 특히 올해는 반도체 설계 플랫폼 전문기업 세미파이브의 후원이 더해져, 공공 연구인프라 기반의 대학 설계교육이 산업계와 연결되는 협력의 장으로 확대될 전망이다. 시상 규모는 대상 부총리 겸 과학기술정보통신부 장관상 2점을 비롯해 우수상 12점 등 총 14점이다. 경진대회 주요 내용은 본 호 4면 브로셔에서 확인할 수 있으며, 세부 사항은 모아팜 및 대한전자공학회 홈페이지에서 확인할 수 있다. <https://www.moafab.kr/> <https://conf.theieie.org/2026f/>

오픈소스 디지털 반도체 설계 교실 (My Chip on My Desk)

ETRI는 반도체 설계인력 양성의 저변 확대를 위해 "내 칩을 내 책상 위에서(My Chip on My Desk)"라는 슬로건 아래, 오픈소스 반도체 설계 자동화 도구를 활용한 6개 프로그램의 디지털 회로 설계 교실을 운영하고 있다. 서울대·고려대·전남대 등에서 단기 강좌를 개설해 학생들의 내 칩(My Chip) 제작서비스 참여를 지원하고 있다.

또한 2026년 2학기 서울대학교에 '내 칩(My Chip) 제작 서비스'의 연계 교과목 (담당교수:김성우)을 개설하였다. 학생들은 표준셀 기반 디지털 반도체 설계 방법론을 배우고, 자신만의 칩을 직접 설계·제작한 뒤 테스트까지 수행한다. 서울대 뿐 아니라 서경대·청주대 학생들도 비학점 과정으로 자발적으로 참여하고 있다.

수강생에게는 FPGA·Arduino·Raspberry Pi Pico로 구성된 실습 키트를 제공해 설계 검증과 제작된 칩의 테스트에 활용한다. 또한 MyChip-on-MyDesk 그룹을 통해 설계 팁과 강좌, My Chip MPW 최신 소식을 공유하며 오픈소스 기반 반도체 설계교육 생태계를 확대하고 있다. <https://groups.google.com/g/mychip-on-mydesk>

Contact

- 문 의 처 : 박다슬 행정실무원
- 이 메 일 : dspark@etri.re.kr
- 연 락 처 : 042-860-5201



대한전자공학회 2026년 추계학술대회

제2회 내 칩(My Chip) 경진대회

2026년 11월 27일(금) / 곤지암리조트(경기도 광주)

반도체설계검증인프라활성화사업에서 『내 칩(My Chip) 제작 서비스』에 참여한 학부생 및 대학원생을 대상으로 『My Chip 경진대회』를 개최합니다. 이번 경진대회를 통하여 반도체 회로설계와 칩평가에 대한 성과 발표 및 기술 교류의 자리를 마련하고자 하며, 학생들의 많은 관심과 참여를 바랍니다.

공모주제

반도체설계검증인프라활성화사업의 『내 칩(My Chip) 제작 서비스』를 통해 수행한 IC 설계 과정, 설계 내용과 MPW로 제작한 본인의 칩 평가 결과
 ※ Analog, Digital, Mixed-Signal 등 반도체 설계 및 평가 관련 전 분야

참가자격

『내 칩(My Chip) 제작 서비스』에 참여한 팀 (개인 또는 단체)
 ※ 경진대회 이전에 논문을 제출한 경우도 참여 가능 (단, 기수상자 제외)

참가방법

대한전자공학회 2026년 추계학술대회 『My Chip 경진대회』 심사자료 및 논문 제출

진행일정

논문제출마감 : 2026년 10월 26일(월)
 논문심사결과 통보: 2026년 11월 6일(금)
 논문발표 심사 및 시상: 2026년 11월 27일(금), 대한전자공학회 추계학술대회장
 ※ 상세 일정 및 참가 방법은 추후 공고 예정

시상내역

대상 2점: 부총리 겸 과학기술정보통신부 장관상 및 상금 (각 300만원)
 우수상 12점: 한국연구재단 이사장상, 대한전자공학회 회장상, ETRI 원장상
 서울대 총장상, DGIST 총장상, 세미파이브상 및 상금 (각 150만원)
 ※ 포상규모는 참가인원 등 사정에 따라 변경될 수 있음.

문의안내

대한전자공학회 사무국 (02-553-0255, 내선 6번)
 한국전자통신연구원 『내 칩 제작 서비스』 담당자 (moseho@etri.re.kr, 042-860-5553)